KROHNE ALTOSONIC V12 FR - Manuel (Page 128)

10
CONFIGURATION DU PROTOCOLE MODBUS
128
ALTOSONIC V12
www.krohne.com 09/2013 - 4002643901 - MA ALTOSONIC V12 R02 fr
La vraie partie significative (mantisse) inclut un bit implicite d'en-tête de valeur 1 à moins que
l'exposant soit stocké avec tous les zéros. Ainsi, uniquement 52 bits de la partie significative
(mantisse) apparaissent dans le format mémoire mais la précision totale est de 53 bits
(équivalent à log10(253) ≈ 16 en chiffes décimaux). Les bits sont définis comme suit :
Bits double précision
Bits double précision 2
Exemple
L'entier double 4,125000001862645 donnera la représentation IEEE suivante :
Exemple de nombre double
Un signe positif
Un exposant décalé de 1025 (401 en hexadécimal) est un exposant 2.
Mantisse = 4 + 1/8 + 1/536870912. Noter que le premier bit n'est pas mémorisé !
Les entiers doubles peuvent être transmis de deux façons différentes. L'ordre de transmission
dans les deux modes est de :
Ordre de transmission d'entiers doubles
10.6.5 Long long (entier 64 bits), séquence de transmission
Exemple
Nombre entier de 64 bits 4.616.330.355.545.210.880 (= 4010 8000 0020 0000 en hexadécimal).
Les entiers de 64 bits peuvent être transmis de deux façons différentes. L'ordre de transmission
dans les deux modes est de :
Signe +
Exposant
(décalé) Exposant +
Mantisse Mantisse 6 Mantisse 5
SEEE EEEE EEEE MMMM MMMM
MMMM
MMMM
MMMM
Mantisse 4 Mantisse 3 Mantisse 2 Mantisse 1
MMMM
MMMM
MMMM
MMMM
MMMM
MMMM
MMMM
MMMM
Signe Exposant Mantisse
0 100 0000 0001 (1)0000 1000 0000 0000 0000 0000
0000 0010 0000 0000 0000 0000
0000
IEEE 754 (1)
40
h
(2)
10
h
(3)
80
h
(4)
00
h
(5)
00
h
(6)
20
h
(7)
00
h
(8)
00
h
Mode
mesure
(1)
40
h
(2)
10
h
(3)
80
h
(4)
00
h
(5)
00
h
(6)
20
h
(7)
00
h
(8)
00
h
Mode
inversé
(3)
80
h
(4)
00
h
(1)
40
h
(2)
10
h
(7)
00
h
(8)
00
h
(5)
00
h
(6)
20
h