HP Serveur HP ProLiant DL580 G7 - Manuel (Page 51)

● Au minimum, remplissez une cartouche mémoire par processeur. Pour obtenir les meilleures
performances, il est conseillé d'utiliser deux cartouches mémoire par processeur.
● En raison des latences supérieures d'accès à la mémoire, HP ne conseille pas d'installer un
processeur sans sa ou ses cartouches mémoire correspondantes.
● Pour maximiser les performances dans des configurations multiprocesseur, distribuez
équitablement la capacité totale de mémoire entre tous les processeurs.
Architecture du sous-système de mémoire
L'architecture de mémoire du processeur Intel® Xeon® E7 et 7500 est conçue pour profiter des
différentes étapes de l'entrelacement de la mémoire afin de réduire la latence et d'augmenter la
bande passante.
Chaque processeur Intel Xeon E7 et 7500 contient deux contrôleurs de mémoire, comme indiqué
dans l'illustration ci-dessous. Chaque contrôleur de mémoire comporte deux bus SMI fonctionnant en
mode Lockstep. Chacun des bus SMI se connecte à un tampon de mémoire. Le tampon convertit le
SMI en DDR3 et étend la capacité de mémoire du système. Chaque tampon dispose de deux canaux
DDR3 et peut prendre en charge jusqu'à quatre modules DIMM pour un total de huit modules DIMM
par cartouche.
● La vitesse de la mémoire n'est pas affectée par le nombre de modules DIMM ou de rangées.
Tous les modules DIMM fonctionnent à la vitesse la plus élevée possible pour un processeur
donné.
● La vitesse de mémoire DDR3 est une fonction de la vitesse de bus QPI prise en charge par le
processeur :
◦ Les processeurs d'une vitesse QPI de 6,4 GT/s exécutent la mémoire à 1066 MT/s.
◦ Les processeurs d'une vitesse QPI de 5,6 GT/s exécutent la mémoire à 978 MT/s.
◦ Les processeurs d'une vitesse QPI de 4,8 GT/s exécutent la mémoire à 800 MT/s.
● Les lignes de cache successives sont entrelacées entre les modules DIMM et les canaux SMI
Lockstep des deux contrôleurs de mémoire dans le processeur de telle sorte que les lignes de
cache adjacentes résident sur différents contrôleurs de mémoire, SMI, modules DIMM et
rangées DIMM pour de meilleures performances. Pour tirer parti de cette fonction, les modules
DIMM doivent être placés équitablement entre tous les canaux SMI. Si une paire de canaux SMI
comporte plus de modules DIMM que les autres, la mémoire supplémentaire sur cette paire de
canaux SMI ne bénéficie pas du mécanisme d'entrelacement parmi les contrôleurs de mémoire.
44 Chapitre 4 Installation des options matérielles FRWW