Asus P5WD2-E Premium - Manuel (Page 102)

4-28 Chapitre 4: Le BIOS
Confi gure DRAM Timing by SPD [Enabled] Confi gure DRAM Timing by SPD [Enabled]
Lorsque cet élément est activé, les paramètres de timing de DRAM sont
réglés en fonction du SPD de la DRAM (Serial Presence Detect). Désactivé,
vous pouvez régler les paramètres de timings DRAM à la main via les sous-
élements. Les sous-éléments suivants apparaissent lorsque cet élément est
passé sur Disabled. Options de confi guration: [Disabled] [Enabled]
DRAM CAS# Latency [5 Clocks]
Contrôle la latence entre la commande de lecture SDRAM et le temps
auquel la donnée devient effectivement disponible.
Options de confi guration: [6 Clocks] [5 Clocks] [4 Clocks] [3 Clocks]
DRAM RAS# Precharge [4 Clocks]
Contrôle les périodes dʼinactivité après avoir envoyé une commande
précharge à la DDR SDRAM. Options de confi g.: [2 Clocks] ~ [6 Clocks]
DRAM RAS# to CAS# Delay [4 Clocks]
Contrôle la latence entre la commande active de la DDR SDRAM et la
commande lecture/écriture. Options de confi g.: [2 Clocks] ~ [6 Clocks]
DRAM RAS# Activate to Precharge Delay [15 Clocks]
Options de confi guration: [4 Clocks] ~ [18 Clocks]
DRAM Write Recovery Time [4 Clocks]
Options de confi guration: [2 Clocks] ~ [6 Clocks]
DRAM ECC Mode [Auto] DRAM ECC Mode [Auto]
Ce champ active ou désactive le mode DRAM ECC. Cet élément nʼapparaît
que si vous avez installé des modules DRAM supportant la fonction ECC.
Options de confi guration: [Disabled] [Auto]
4.4.5 Chipset 4.4.5 Chipset
Le menu chipset vous permet de modifi er les paramètres avancés du chipset.
Choisissez un élément et pressez <Entrée> pour affi cher le sous-menu.
Advanced Chipset Settings
Confi gure DRAM Timing by SPD [Enabled]
DRAM ECC Mode
[Auto]
Hyper Path 3 [Auto]
DRAM Throttling Threshold [Auto]
Boot Graphic Adapter Priority [PCI Express/PCI]
Universal PCI-E Speed [x2 Mode(fast)]
PEG Buffer Length [Auto]
Link Latency [Auto]
PEG Root Control [Auto]
PEG Link Mode [Auto]
Slot Power [Auto]
High Priority Port Select [Disabled]