Asus P5W64 WS Professional - Manuel (Page 102)

4-28 Chapitre 4 : Le BIOS
Configure DRAM Timing by SPD [Enabled]
Quand cet élément est activé, les paramètres de timing de la DRAM sont
alors définis en fonction du SPD (Serial Presence Detect) de la DRAM. Quand
cet élément est désactivé, vous pouvez alors définir manuellement les
paramètres de timing de la DRAM via les sous-éléments de l’élément DRAM.
Les sous-éléments suivants apparaîssent uniquement quand cet élément est
défini sur Disabled. Options de configuration : [Disabled] [Enabled]
DRAM CAS# Latency [5 Clocks]
Contrôle le temps d’attente entre l’exécution de la commande de
lecture SDRAM et le moment où les données deviennent disponibles.
Options de configuration : [6 Clocks] [5 Clocks] [4 Clocks] [3 Clocks]
DRAM RAS# Precharge [4 Clocks]
Contrôle l’inactivité des horloges après qu’une commande de
précharge ait été envoyé à la DDR SDRAM.
Options de configuration : [2 Clocks] ~ [6 Clocks]
DRAM RAS# to CAS# Delay [4 Clocks]
Contrôle le temps d’attente entre l’exécution d’une commande
d’activation de la DDR SDRAM et celle d’une commande de lecture/
écriture. Options de configuration : [2 Clocks] ~ [6 Clocks]
DRAM RAS# Activate to Precharge Delay [15 Clocks]
Options de configuration : [4 Clocks] ~ [18 Clocks]
DRAM Write Recovery Time [4 Clocks]
Options de configuration : [2 Clocks] ~ [6 Clocks]
Ready Delay [Auto]
Options de configuration : [Auto] [2T] [3T]~[13T]
4.4.5 Chipset
Les éléments de ce menu vous permettent de configurer les paramètres
avancés du chipset. Sélectionnez un élément, puis pressez <Entrée> pour
afficher son sous-menu.
Advanced Chipset Settings
Configure DRAM Timing by SPD [Enabled]
DRAM ECC Mode [Disabled]
Hyper Path 3 [Auto]
DRAM Throttling Threshold [Auto
Boot Graphic Adapter Priority [PCI Express/PCI]
PEG Buffer Length [Auto]
Link Latency [Auto]
PEG Root Control [Auto]
PEG Link Mode [Auto]
Slot Power [Auto]
High Priority Port Select [Disabled]
Enable or Disable
Configure DRAM
Timing by SPD