5 chipset chipset chipset chipset chipset – Asus P5AD2 Premium Manuel d'utilisation

Page 93

Advertising
background image

A S U S s é r i e P 5 A D 2

A S U S s é r i e P 5 A D 2

A S U S s é r i e P 5 A D 2

A S U S s é r i e P 5 A D 2

A S U S s é r i e P 5 A D 2

4 - 2 5

4 - 2 5

4 - 2 5

4 - 2 5

4 - 2 5

Advanced Chipset Settings

Configure DRAM Timing by SPD [Enabled]

Hyper Path 2

[Auto]

Booting Graphic Adapter Priori

[PCI Express/PCI]

PEG Buffer Length

[Auto]

Link Latency

[Auto]

PEG Link Mode

[Auto]

PEG Root Control

[Auto]

Slot Power

[Auto]

Enable or disable
DRAM timing.

4.4.5

4.4.5

4.4.5

4.4.5

4.4.5

Chipset

Chipset

Chipset

Chipset

Chipset

Le menu chipset vous permet de modifier les paramètres avancés du
chipset. Choisissez un élément et pressez <Entrée> pour afficher le sous-
menu.

CPU Internal Thermal Control [Auto]

CPU Internal Thermal Control [Auto]

CPU Internal Thermal Control [Auto]

CPU Internal Thermal Control [Auto]

CPU Internal Thermal Control [Auto]

Vous permet de désactiver ou de régler sur auto la fonction CPU Internal
Thermal Control. Options de configuration: [Auto] [Disabled]

Hyper-Threading Technology [Enabled]

Hyper-Threading Technology [Enabled]

Hyper-Threading Technology [Enabled]

Hyper-Threading Technology [Enabled]

Hyper-Threading Technology [Enabled]

Vous permet d’activer ou de désactiver la technologie Hyper-Threading.
Options de configuration: [Disabled] [Enabled]

Advanced Chipset Settings

Advanced Chipset Settings

Advanced Chipset Settings

Advanced Chipset Settings

Advanced Chipset Settings

Configure DRAM Timing by SPD [Enabled]

Configure DRAM Timing by SPD [Enabled]

Configure DRAM Timing by SPD [Enabled]

Configure DRAM Timing by SPD [Enabled]

Configure DRAM Timing by SPD [Enabled]

Lorsque cet élément est activé, les paramètres de timing de DRAM sont
réglés en fonction du SPD de la DRAM (Serial Presence Detect). Désactivé,
vous pouvez régler les paramètres de timings DRAM à la main via les sous-
élements. Les sous-éléments suivants apparaissent lorsque cet élément est
passé sur Disabled. Options de configuration: [Disabled] [Enabled]

DRAM CAS# Latency [5 Clocks]
Contrôle la latence entre la commande de lecture SDRAM et le temps
auquel la donnée devient effectivement disponible.
Options de configuration: [5 Clocks] [4 Clocks] [3 Clocks]

DRAM RAS# Precharge [4 Clocks]
Contrôle les périodes d’inactivité après avoir envoyé une commande
precharge à la DDR SDRAM. Options de configuration: [2 Clocks] [3
Clocks] [4 Clocks] [5 Clocks]

DRAM RAS# to CAS# Delay [4 Clocks]
Contrôle la latence entre la commande active de la DDR SDRAM et la
commande lecture/écriture. Options de configuration: [2 Clocks] [3
Clocks] [4 Clocks] [5 Clocks]

Advertising
Ce manuel est liée aux produits suivants: